1971年，美國學(xué)者j.Tierney等人撰寫的"A Digital Frequency Synthesizer"-文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時的技術(shù)和器件水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。近10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis簡稱DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術(shù)中的姣姣者。具體體現(xiàn)在相對帶寬寬、頻率轉(zhuǎn)換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價比。

系統(tǒng)工作原理：

給整個系統(tǒng)上電后,單片機(jī)啟動DDS、對LCD進(jìn)行初始化，預(yù)置完畢后向單片機(jī)發(fā)出一應(yīng)答.接著單片機(jī)讀取存儲芯片中作為系統(tǒng)緩存器的數(shù)據(jù)，送到LCD顯示，把LCD顯示的內(nèi)容轉(zhuǎn)換為DDS的頻率數(shù)據(jù)，然后送給已經(jīng)啟動DDS芯片，輸出相應(yīng)的頻率。然后進(jìn)入鍵盤掃描程序，判斷鍵盤按下，如有效鍵按下單片機(jī)則執(zhí)行送顯示等。然后返回鍵盤掃描程序處于等候狀態(tài)。

在頻率合成（FS, Frequency Synthesis）領(lǐng)域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（fractional-N PLL Synthesis）等，直接數(shù)字合成(Direct Digital Synthesis－DDS)是近年來新的FS技術(shù)。單片集成的DDS產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。DDS以穩(wěn)定度高的參考時鐘為參考源，通過精密的相位累加器和數(shù)字信號處理，通過高速D/A變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個數(shù)字波經(jīng)過一個模擬濾波器后，得到最終的模擬信號波形。如圖2所示，通過高速DAC產(chǎn)生數(shù)字正弦數(shù)字波形，通過帶通濾波器后得到一個對應(yīng)的模擬正弦波信號，最后該模擬正弦波與一門限進(jìn)行比較得到方波時鐘信號。
DDS系統(tǒng)一個顯著的特點就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括：相當(dāng)好的頻率和相位分辨率（頻率的可控范圍達(dá)μHz級，相位控制小于0.09°）,能夠進(jìn)行快速的信號變換（輸出DAC的轉(zhuǎn)換速率300百萬次/秒）。這些特性使DDS在軍事雷達(dá)和通信系統(tǒng)中應(yīng)用日益廣泛。
其實，以前DDS價格昂貴、功耗大（以前的功耗達(dá)Watt級）、DAC器件轉(zhuǎn)換速率不高，應(yīng)用受到限制，因此只用于高端設(shè)備和軍事上。隨著數(shù)字技術(shù)和半導(dǎo)體工業(yè)的發(fā)展，DDS芯片能集成包括高速DAC器件在內(nèi)的部件，其功耗降低到mW級（AD9851在3.3v時功耗為650mW），功能增加了，價格便宜。因此，DDS也獲得廣泛的應(yīng)用：現(xiàn)代電子器件、通信技術(shù)、醫(yī)學(xué)成像、無線、PCS/PCN系統(tǒng)、雷達(dá)、衛(wèi)星通信。
ＤＤＳ基本原理及性能特點

　�。模模拥幕�本原理是利用采樣定理，通過查表法產(chǎn)生波形。ＤＤＳ的結(jié)構(gòu)有很多種，其基本的電路原理可用.
 
相位累加器由Ｎ位加法器與Ｎ位累加寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖ｆｓ，加法器將頻率控制字ｋ與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是ＤＤＳ輸出的信號頻率。 用相位累加器輸出的數(shù)據(jù)作為波形存儲器（ＲＯＭ）的相位取樣地址，這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲器的輸出送到Ｄ／Ａ轉(zhuǎn)換器，Ｄ／Ａ轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。 ＤＤＳ在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。
（１）輸出頻率相對帶寬較寬
　　輸出頻率帶寬為５０％ｆs（理論值）。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達(dá)到４０％ｆs。 ��
（２）頻率轉(zhuǎn)換時間短
　�。模模邮且粋�開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得ＤＤＳ的頻率轉(zhuǎn)換時間極短。事實上，在ＤＤＳ的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。因此，頻率轉(zhuǎn)換的時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。ＤＤＳ的頻率轉(zhuǎn)換時間可達(dá)納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。 ��
（３）頻率分辨率極高
　　若時鐘ｆs的頻率不變，ＤＤＳ的頻率分辨率就由相位累加器的位數(shù)Ｎ決定。只要增加相位累加器的位數(shù)Ｎ即可獲得任意小的頻率分辨率。目前，大多數(shù)ＤＤＳ的分辨率在１Ｈｚ數(shù)量級，許多小于１ｍＨｚ甚至更小。 ��
（４）相位變化連續(xù)
　　改變ＤＤＳ輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。
（５）輸出波形的靈活性
　　只要在ＤＤＳ內(nèi)部加上相應(yīng)控制如調(diào)頻控制ＦＭ、調(diào)相控制ＰＭ和調(diào)幅控制ＡＭ，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生ＦＳＫ、ＰＳＫ、ＡＳＫ和ＭＳＫ等信號。另外，只要在ＤＤＳ的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng)ＤＤＳ的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。
（６）其他優(yōu)點
　　由于ＤＤＳ中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價比極高。

采用DDS的AD9851

本系統(tǒng)采用了美國模擬器件公司采用先進(jìn)DDS直接數(shù)字頻率合成技術(shù)生產(chǎn)的高集成度產(chǎn)品AD9851芯片。AD9851是在AD9850的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的DDS芯片。AD9851相對于AD9850的內(nèi)部結(jié)構(gòu)，只是多了一個6倍參考時鐘倍乘器，當(dāng)系統(tǒng)時鐘為180MHz時，在參考時鐘輸入端，只需輸入30MHz的參考時鐘即可。如圖4（AD9851內(nèi)部結(jié)構(gòu)）所示，AD9851是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有6倍參考時鐘倍乘器的DDS芯片、10位的模/數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個部分組成。其中具有6倍參考時鐘倍乘器的DDS芯片是由32位相位累加器、正弦函數(shù)功能查找表、D/A變換器以及低通濾波器集成到一起。這個高速DDS芯片時鐘頻率可達(dá)180MHz， 輸出頻率可達(dá)70 MHz，分辨率為0.04Hz。

AD9851的原理

AD9851可以產(chǎn)生一個頻譜純凈、頻率和相位都可編程控制且穩(wěn)定性很好的模擬正弦波，這個正弦波能夠直接作為基準(zhǔn)信號源，或通過其內(nèi)部高速比較器轉(zhuǎn)換成標(biāo)準(zhǔn)方波輸出，作為靈敏時鐘發(fā)生器來使用。
AD9851的各引腳功能如下，引腳排列.

D0～D7：8位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入40位控制數(shù)據(jù)。
PGND：6倍參考時鐘倍乘器地。
PVCC：6倍參考時鐘倍乘器電源。
W-CLK：字裝入信號，上升沿有效。
FQ-UD：頻率更新控制信號，時鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。
FREFCLOCK：外部參考時鐘輸入。
CMOS/TTL脈沖序列可直接或間接地加到6倍參考時鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時鐘；在6倍參考時鐘倍乘器方式，系統(tǒng)時鐘為倍乘器輸出。
AGND：模擬地。
AVDD：模擬電源(+5Ｖ)。
DGND：數(shù)字地。                           
DVDD：數(shù)字電源(+5Ｖ)。
RSET、DAC：外部復(fù)位連接端。                   
VOUTN：內(nèi)部比較器負(fù)向輸出端。
VOUTP：內(nèi)部比較器正向輸出端。
VINN：內(nèi)部比較器的負(fù)向輸入端。
VINP：內(nèi)部比較器的正向輸入端。
DACBP：DAC旁路連接端。
IOUTB：“互補(bǔ)”DAC輸出。
IOUT：內(nèi)部DAC輸出端。
RESET：復(fù)位端。低電平清除DDS累加器和相位延遲器為0Hz和0 相位，同時置數(shù)據(jù)輸入為串行模式以及禁止6倍參考時鐘倍乘器工作。

AD9851在信號源中的應(yīng)用

為了能夠完成調(diào)頻、調(diào)幅、調(diào)相的各種功能，要向AD9851輸入頻率/相位控制字，這是通過AD9851和微處理器相連接來實現(xiàn)�？梢院虯D9851的數(shù)據(jù)線直接相連接的單片機(jī)類型很多，本文中選用的是Atmel公司生產(chǎn)的單片機(jī)AT89S51，如圖6所示，為AT89S51和AD9851的硬件串行接口框圖。當(dāng)然也可以選用AT89S52、MCS51、AD9851、AD9850等。

AD9851在本系統(tǒng)的應(yīng)用電路

由于AD9851是貼片式的體積非常小，引腳排列比較密，焊接時必須小心，還要防靜電，焊接不好就很容易把芯片給燒壞。還有在使用中數(shù)據(jù)線、電源等接反或接錯都很容易損壞芯片。所以在AD9851外圍采用了電源、輸入、輸出、數(shù)據(jù)線的保護(hù)電路。為了不受外界干擾，添加了不少的濾波電路，顯得整個電路完美。
                                      
低通濾波器（LPF）

    為了使輸出的頻率不受高頻斜波的干擾，所以選用了兩級的π型LC低通濾波器，其動態(tài)范圍寬0～83MHZ,增益高83MHZ時剛衰減1.4DB，波形圖如圖8。輸入、輸出阻抗為50Ω。

鎖相環(huán)頻率合成

由于DDS的準(zhǔn)確度決定于它的基準(zhǔn)信號，所以采用準(zhǔn)確度、穩(wěn)定度比較高的鎖相環(huán)頻率合成為DDS芯片提供基準(zhǔn)信號。MC145151是MOTOROLA公司生產(chǎn)的大規(guī)模集成電路，它是一塊采用半行碼輸入方式置定、由14根并行輸入數(shù)據(jù)編程的雙模CMOS－LSI鎖相環(huán)頻率合成器，其內(nèi)部組成.
                         

RA0、RA1、RA2（5、6、7）：參考分頻地址碼輸入端。14×8ROM參考（基準(zhǔn)）譯碼器通過地址碼的控制對14位÷R分頻器進(jìn)行編程，使得R分頻比有8種選擇。本電路中選用的是第二種分頻比128，分頻模式為：RA0 1，RA1 0，RA2 0。地址碼與分頻的關(guān)系
鎖相環(huán)頻率合成MC145151在本電路中的應(yīng)用

為了使鎖相環(huán)頻率合成能夠鎖定在30MHz，本電路（圖10）的基準(zhǔn)選用12.8MHz的高精度、高穩(wěn)定度的溫度補(bǔ)償晶體振蕩器，分頻比為128，所以根據(jù)公式，它的步進(jìn)為100KHz。它的N應(yīng)該為300，化為二進(jìn)制為100101100。把N送到MC145151就能準(zhǔn)確的把頻率鎖定在30MHz 的穩(wěn)定頻率。

壓控振蕩器（VCO）

本電路(圖11)選用了電容三點式分立元件的壓控振蕩器（VCO），它與MC145151芯片構(gòu)成鎖相環(huán)，為了使AD9851能夠經(jīng)6倍頻后輸出最高頻率，VCO必須控制在30MHz。

緩沖放大器

由于壓控振蕩器（VCO）起振產(chǎn)生的頻率的電壓幅度遠(yuǎn)達(dá)不到DDS的基準(zhǔn)5V所要的要求。為了使壓控振蕩產(chǎn)生的頻率更加穩(wěn)定，所以先加了一級電流緩沖，后再放大，正好滿足DDS的基準(zhǔn)的要求。詳細(xì)電路如下圖12：

單片機(jī)控制的整體電路

本系統(tǒng)的微處理控制器選用的是AT89S51，它是美國Atmel公司生產(chǎn)新一代的51芯片，Atmel公司對89S51/2在工藝上進(jìn)行了改進(jìn)，采用0.35新工藝，成本降低,而且將功能提升,增加了競爭力。89CXX與89SXX可以兼容。更重要的是AT89SXX支持在線編程，非常方便。
存儲芯片采用I2C總線標(biāo)準(zhǔn)的是容量是2K的普通外部存儲芯片24C02，它也是美國ATMEL公司的低功耗CMOS串行EEPROM，它是內(nèi)含256×8位存儲空間，具有工作電壓寬（2.5～5.5V）、擦寫次數(shù)多（大于10000次）、寫入速度快（小于10ms）等特點。
系統(tǒng)中的 DM-162帶有背光的液晶模塊，它是字符型液晶模塊，是5x7點陣圖形顯示字符的液晶顯示器，它顯示的容量為2行16個字，具有簡單而功能較強(qiáng)的指令集，可實現(xiàn)字符移動/閃爍等功能。與MCU的傳輸可采用8位并行傳輸或4位并行傳輸兩種方式。其微功耗、體積小、顯示內(nèi)容豐富、超薄輕巧的諸多優(yōu)點，在儀表、儀器和低功耗應(yīng)用系統(tǒng)中得到越來越廣泛的應(yīng)用。整體電路如圖案13。
                    
功率放大

根據(jù)設(shè)計要求，選擇能夠滿足功率增益10dB，輸出1W，頻率領(lǐng)域1M~50MHz條件的晶體管。在此，使用2SCl970。輸入電路可以將阻抗做50Ω---12.5Ω之變換。頻帶為1MHz~50MHz之寬帶，因此，使用變壓器L1做為阻抗變換。T2直接使用了RFC(高頻扼流圈)，使其在1MHz~50MHz時的阻抗值比50Ω大。